Logic Synthesis and SOC Prototyping
Taraate, Vaibbhav
Produktnummer:
1828d612280e36448aab7d0669c1d93c3d
| Autor: | Taraate, Vaibbhav |
|---|---|
| Themengebiete: | ASIC Prototyping Embedded Systems FPGA SOC STA Synthesis VHDL |
| Veröffentlichungsdatum: | 30.01.2021 |
| EAN: | 9789811513169 |
| Sprache: | Englisch |
| Seitenzahl: | 251 |
| Produktart: | Kartoniert / Broschiert |
| Verlag: | Springer Singapore |
| Untertitel: | RTL Design using VHDL |
Produktinformationen "Logic Synthesis and SOC Prototyping"
This book describes RTL design, synthesis, and timing closure strategies for SOC blocks. It covers high-level RTL design scenarios and challenges for SOC design. The book gives practical information on the issues in SOC and ASIC prototyping using modern high-density FPGAs. The book covers SOC performance improvement techniques, testing, and system-level verification. The book also describes the modern Xilinx FPGA architecture and their use in SOC prototyping. The book covers the Synopsys DC, PT commands, and use of them to constraint and to optimize SOC design. The contents of this book will be of use to students, professionals, and hobbyists alike.
Sie möchten lieber vor Ort einkaufen?
Sie haben Fragen zu diesem oder anderen Produkten oder möchten einfach gerne analog im Laden stöbern? Wir sind gerne für Sie da und beraten Sie auch telefonisch.
Juristische Fachbuchhandlung
Georg Blendl
Parcellistraße 5 (Maxburg)
8033 München
Montag - Freitag: 8:15 -18 Uhr
Samstags geschlossen