High-Voltage RF Switch-Based Antenna Tuning Circuits in CMOS Technologies

The main and diversity antennas of modern cellular user equipment are integrated into the chassis of the device. Due to the limited space inside the device and high complexity of front-end electronics, the integrated antennas have small form factor, which leads to low radiation efficiency and high mismatch losses. The performance of the antennas is optimized with aperture tuning techniques. Commercial aperture tuners in modern cellular user equipment are based on high-voltage RF switches in bulk- or SOI-CMOS technologies. The focus of this research is put on the analysis of the second and third order nonlinear products caused by the RF switch, the influence of the substrate capacitance and the hardware characterization of antenna tuning ICs. Additionally, the functionality of the RF switch is extended and novel RF switch-based tuning ICs in CMOS technologies are investigated. All theoretical findings are verified either with measurements of the designed ICs or on the application level using a hardware demonstrator. Die Haupt- und Diversity-Antennen moderner zellularer Endgeräte sind in das Gehäuse des Geräts integriert. Aufgrund begrenzter Platzverhältnisse im Gerät und der hohen Komplexität des Front Ends haben integrierte Antennen einen kleinen Formfaktor, was zu einer geringen Strahlungseffizienz und hohen Fehlanpassung der Antenne führt. Die Effizienz der Antenne kann mit Abstimmung der Apertur optimiert werden. Kommerzielle Apertur Tuner basieren auf Hochspannung-HF-Schaltern in Bulk- oder SOI-CMOS-Technologie. Die Forschungsarbeit konzentriert sich auf die Analyse der durch den HF-Schalter verursachten Nichtlinearitäten zweiter und dritter Ordnung, den Einfluss der Substratkapazität sowie der Hardware-Charakterisierung von Antennentuner-ICs. Darüber hinaus wird die Funktionalität des HF-Schalters erweitert und neuartige Antennentuner-ICs basierend auf HF-Schalter in CMOS-Technologie untersucht. Alle theoretischen Erkenntnisse werden mit Messungen der entworfenen Chips oder auf Applikationsebene verifiziert.