Enfoque de bajo consumo para la implementación de la codificación Huffman

En este artículo se presenta la implementación de un circuito codificador y decodificador Huffman con reloj controlado. El circuito Huffman está diseñado con reloj controlado ya que optimiza la disipación de potencia sin degradar el rendimiento. El objetivo de este trabajo es implementar, analizar y comparar los distintos recursos de potencia utilizando técnicas de clock gating para el diseño de Huffman en una librería de 130 nm. La tecnología utilizada en este trabajo es el circuito de reloj controlado utilizando diferentes tipos de reloj controlado para obtener el mejor rendimiento para el diseño Huffman. El reloj controlado se utiliza para controlar el circuito codificador y decodificador. Los resultados del diseño muestran que el uso de AND basado en la técnica de clock gating es mejor que el latch basado en clock gating. Reduce la potencia y el área más que el reloj basado en latch. El diseño Huffman propuesto se implementa utilizando metodologías de diseño ASIC con tecnología de 130 nm. La arquitectura del diseño Huffman se ha creado utilizando el lenguaje Verilog HDL, Quartus II 11.1 Web Edition (32-Bit). La simulación se lleva a cabo utilizando ModelSim-Altera10.0c (QuartusII 11.1) Starter Edition.