Zum Hauptinhalt springen Zur Suche springen Zur Hauptnavigation springen
Haben Sie Fragen? Einfach anrufen, wir helfen gerne: Tel. 089/210233-0
oder besuchen Sie unser Ladengeschäft in der Pacellistraße 5 (Maxburg) 80333 München
+++ Versandkostenfreie Lieferung innerhalb Deutschlands
Haben Sie Fragen? Tel. 089/210233-0

Advanced ASIC Chip Synthesis

246,09 €*

Versandkostenfrei

Produktnummer: 18d83455123c1746df9fccfd6480a3b2b9
Autor: Bhatnagar, Himanshu
Themengebiete: ASIC Phase VLSI drift transistor integrated circuit layout optimization simulation
Veröffentlichungsdatum: 31.12.2001
EAN: 9780792376446
Auflage: 2
Sprache: Englisch
Seitenzahl: 328
Produktart: Gebunden
Verlag: Springer US
Untertitel: Using Synopsys® Design Compiler™ Physical Compiler™ and PrimeTime®
Produktinformationen "Advanced ASIC Chip Synthesis"
Advanced ASIC Chip Synthesis: Using Synopsys® DesignCompiler® Physical Compiler® and PrimeTime®, SecondEdition describes the advanced concepts and techniques used towards ASIC chip synthesis, physical synthesis, formal verification and static timing analysis, using the Synopsys suite of tools. In addition, the entire ASIC design flow methodology targeted for VDSM (Very-Deep-Sub-Micron) technologies is covered in detail. The emphasis of this book is on real-time application of Synopsys tools, used to combat various problems seen at VDSM geometries. Readers will be exposed to an effective design methodology for handling complex, sub-micron ASIC designs. Significance is placed on HDL coding styles, synthesis and optimization, dynamic simulation, formal verification, DFT scan insertion, links to layout, physical synthesis, and static timing analysis. At each step, problems related to each phase of the design flow are identified, with solutions and work-around described in detail. In addition, crucial issues related to layout, which includes clock tree synthesis and back-end integration (links to layout) are also discussed at length. Furthermore, the book contains in-depth discussions on the basis of Synopsys technology libraries and HDL coding styles, targeted towards optimal synthesis solution. Target audiences for this book are practicing ASIC design engineers and masters level students undertaking advanced VLSI courses on ASIC chip design and DFT techniques.
Bücherregal gefüllt mit juristischen Werken

Sie möchten lieber vor Ort einkaufen?

Sie haben Fragen zu diesem oder anderen Produkten oder möchten einfach gerne analog im Laden stöbern? Wir sind gerne für Sie da und beraten Sie auch telefonisch.

Juristische Fachbuchhandlung
Georg Blendl

Parcellistraße 5 (Maxburg)
8033 München

Montag - Freitag: 8:15 -18 Uhr
Samstags geschlossen